Σύστημα Απόκτησης Δεδομένων για Ανίχνευση Μεταβατικού Σήματος Οπτικής Ακτινοβολίας
Σύμφωνα με τα χαρακτηριστικά του ισχυρού υποβάθρου και του αδύναμου στόχου στην ανίχνευση παροδικής οπτικής ακτινοβολίας, αυτή η εργασία σχεδιάζει ένα σχήμα απόκτησης δεδομένων με το FPGA ως τον πυρήνα ελέγχου και επεξεργασίας. Το σχήμα υιοθετεί κανάλια διπλού φίλτρου φόντου και σήματος, ενίσχυση ελεγχόμενη από πρόγραμμα δύο επιπέδων, η οποία εγγυάται αποτελεσματικά την ποιότητα λήψης σήματος. Ταυτόχρονα, υιοθετεί αποθήκευση μετατροπής συχνότητας για σήματα-στόχους, γεγονός που μειώνει σημαντικά τις απαιτήσεις για αποθήκευση και μετάδοση δεδομένων και διασφαλίζει μια πιο συνεπή διαδικασία απόκτησης. ακρίβεια μέτρησης.
1 Σύνθεση συστήματος και αρχή λειτουργίας
Το σύστημα απόκτησης δεδομένων μπορεί να χωριστεί χονδρικά σε τρία μέρη: τη μονάδα προεπεξεργασίας, τη μονάδα αποθήκευσης δειγματοληψίας και τη μονάδα ελέγχου FPGA. Η μονάδα προεπεξεργασίας περιλαμβάνει συσκευές φωτοηλεκτρικής μετατροπής, ενεργές συστοιχίες φίλτρων και κυκλώματα ενισχυτή ελεγχόμενα από πρόγραμμα. Το μπλοκ διάγραμμα ολόκληρου του συστήματος φαίνεται στο Σχήμα 1. Το κύκλωμα φωτοηλεκτρικής μετατροπής μετατρέπει το οπτικό σήμα που εισέρχεται στο σύστημα σε σήμα ρεύματος μέσω ενός ανιχνευτή και στη συνέχεια το μετατρέπει σε σήμα τάσης μέσω ενός λειτουργικού ενισχυτή με αντίσταση. Το σύστημα σχεδιάζει δύο κανάλια φιλτραρίσματος: το φόντο υιοθετεί χαμηλοπερατό φιλτράρισμα και το σήμα υιοθετεί υψηλοπερατό φιλτράρισμα. Στην αρχική κατάσταση, ο αναλογικός διακόπτης επιλέγει το κανάλι φόντου από προεπιλογή και ο προγραμματιζόμενος ενισχυτής ρυθμίζεται στη λειτουργία φόντου. Αφού γίνει δειγματοληψία του σήματος φόντου από A/D, αποστέλλεται στο FPGA για σύγκριση κατωφλίου. Όταν ανιχνεύεται μια κατάσταση μεγαλύτερη από το όριο, το FPGA αλλάζει το κανάλι του αναλογικού διακόπτη, επιλέγεται το κανάλι του φίλτρου υψηλής διέλευσης και ο τρόπος λειτουργίας του ελεγχόμενου από το πρόγραμμα ενισχυτή επιλέγεται ως λειτουργία σήματος. Σύμφωνα με τα χαρακτηριστικά ότι το σήμα είναι απότομο στην αρχή και αργό στο τέλος, το FPGA πραγματοποιεί τη συλλογή και αποθήκευση δεδομένων πυκνά και στη συνέχεια αραιά μέσω του συντονισμένου ελέγχου A/D και FIFO.
2. Σχεδιασμός Υλικού Συστήματος Απόκτησης Δεδομένων
2.1 Κύκλωμα προεπεξεργασίας μπροστινού σταδίου
Στο κύκλωμα φωτοηλεκτρικής ανίχνευσης, ο φωτοανιχνευτής σχετίζεται άμεσα με την ποιότητα της απόδοσης του συστήματος. Προκειμένου να μειωθεί η επίδραση του επαγόμενου ρεύματος που προκαλείται από την περιβαλλοντική ηλεκτρομαγνητική ακτινοβολία, η συσκευή είναι κατάλληλη για κεραμική συσκευασία. Επιπλέον, η φωτοευαίσθητη περιοχή του ανιχνευτή δεν πρέπει να είναι πολύ μεγάλη, διαφορετικά θα αυξηθούν οι παράμετροι όπως το σκοτεινό ρεύμα, η χωρητικότητα της διασταύρωσης και ο χρόνος ανύψωσης, γεγονός που θα επηρεάσει το φαινόμενο ανίχνευσης. Στο σχεδιασμό χρησιμοποιείται η φωτοδίοδος πυριτίου S2387 της Japan Hamamatsu Company. Ο ανιχνευτής έχει τα χαρακτηριστικά της υψηλής ευαισθησίας, της γρήγορης χρονικής απόκρισης και του μεγάλου δυναμικού εύρους. Ο σχεδιασμός του κυκλώματος υιοθετεί τη λειτουργία μηδενικής πόλωσης, χωρίς σκοτεινό ρεύμα, ο θόρυβος της διόδου είναι κυρίως ο θερμικός θόρυβος που παράγεται από την αντίσταση διακλάδωσης και έχει την καλύτερη ακρίβεια και γραμμικότητα. Το φίλτρο υψηλής και χαμηλής διέλευσης υιοθετεί το ενεργό φίλτρο, το οποίο έχει γρήγορη ταχύτητα απόκρισης, καλή επίδραση των αρμονικών φιλτραρίσματος και μπορεί να αντισταθμίσει δυναμικά την άεργη ισχύ. Ο ελεγχόμενος από πρόγραμμα ενισχυτής αποτελείται από έναν ενσωματωμένο λειτουργικό ενισχυτή και έναν αναλογικό διακόπτη. Ο αναλογικός διακόπτης ελέγχεται από FPGA και διαφορετικές αντιστάσεις συνδέονται στον ακροδέκτη εισόδου του λειτουργικού ενισχυτή για τη ρύθμιση της απολαβής.
2.2 Κύκλωμα αποθήκευσης δειγματοληψίας
Επειδή το δυναμικό εύρος του σήματος στόχου είναι πολύ μεγάλο (περίπου 80 dB), είναι απαραίτητο να επιλέξετε ένα ADC με μεγάλο δυναμικό εύρος για να πραγματοποιηθεί η απόκτηση του σήματος. Η υιοθέτηση 14 b ADC για τη δειγματοληψία των σημάτων με δυναμικό εύρος του οποίου το πλάτος ποικίλλει έως και 4 τάξεις μεγέθους μπορεί να ικανοποιήσει τις απαιτήσεις υψηλής ευαισθησίας ανίχνευσης που απαιτείται από το σύστημα. Ωστόσο, δεδομένου ότι όλες οι συσκευές μετατροπής A/D έχουν σφάλματα ακριβείας, η χρήση στοιχείων μετατροπής A/D υψηλής ακρίβειας ως εξαρτημάτων μετατροπής A/D χαμηλής ακρίβειας μπορεί να μειώσει τα σφάλματα ακρίβειας. Αυτός ο σχεδιασμός χρησιμοποιεί 16 bAD976A της εταιρείας ADI. AD976A χαμηλής κατανάλωσης ισχύος 16 b μετατροπέας A/D διαδοχικής προσέγγισης, η ταχύτητα μετατροπής είναι 200 KSPS, μπορεί να επιλέξει εσωτερικό ή εξωτερικό τροφοδοτικό αναφοράς 2,5 V. Το AD976 επιτρέπει στο 16 b να εξάγει παράλληλα ταυτόχρονα και μπορεί να εξάγει με τη μορφή δύο 8 b. Προκειμένου να εξοικονομηθούν pins στη σχεδίαση, υιοθετούνται διπλές έξοδοι 8 b.
Προκειμένου να διασφαλιστεί η ακριβής μετάδοση δεδομένων μεταξύ διαφορετικών τομέων ρολογιού, η κρυφή μνήμη δεδομένων χρησιμοποιεί ένα ασύγχρονο FIFO. Το ασύγχρονο FIFO έχει τα χαρακτηριστικά της υψηλής ταχύτητας και της καλής αξιοπιστίας και μπορεί να αποφύγει την εσφαλμένη δειγματοληψία δεδομένων λόγω διαφορών φάσης μεταξύ διαφορετικών ρολογιών. Το IDT7204 που υιοθετήθηκε στη σχεδίαση είναι ένα 4 096 × 9 b CMOS τσιπ κρυφής μνήμης διπλής θύρας στη σειρά IDT72XX. Οι εσωτερικοί δείκτες ανάγνωσης και εγγραφής διαβάζονται και γράφονται με βάση το first-in first-out, και το ρολόι εγγραφής W και το ρολόι ανάγνωσης R παρέχονται εξωτερικά. η πλήρης σημαία () και η κενή σημαία () ελέγχουν την υπερχείλιση δεδομένων και την κενή ανάγνωση και γράφουν όταν η μνήμη προσομοίωσης είναι πλήρης Μπορεί εύκολα να επεκτείνει οποιοδήποτε βάθος λέξης και μήκος λέξης.
